登录/ 注册
 找回密码
 立即注册
关闭

CSDN热搜

豆瓜网 精品问答 技术交流 资源下载
Flutter/Dart第12天：Dart控制流详解
0
395
0
颜才
解决Windows中文用户名导致的Dart AOT编译失败问题
Windows中文用户名导致的Dart AOT编译失败   我的微软账户一直使用中文用户名，Windows会把这个用户名作为用户文件夹的名称，而且很难修改. 这就导致凡是放在 ...
0
454
0
骂治并
Dart 3.2 更新盘点
作者 / Kevin Moore 和 Michael Thomsen 我们隆重宣布推出 Dart 3.2，这一版本针对以下方面做出了改进: 新增了一项语言功能，可对私有 final 字段进行非空升级； ...
0
1035
0
辜酗徇
数据类型
0
164
0
遑盲
【日记】现在的孩子真是不怕大人呢（1975 字）
0
140
0
釉她
使用zig语言制作简单博客网站（一）项目搭建
0
1021
0
卢莹洁
【日记】我不想调回去啊啊啊（341 字）
0
501
0
迫蔺
【日记】世界上居然有压力这么大的工作（1079 字）
0
862
0
汲佩杉
第四章：简单逻辑门
0
962
0
泻缥
数学人教版三年级上册第三单元测评卷
微信扫码直接下载一到六年级的各科试卷电子版 本文来自博客园，作者：试卷小助手 转载请注明原文链接！ 来源：程序园用户自行投稿发布，如果侵权，请联系站长 ...
0
665
0
煞赶峙
用verilog/systemverilog 设计fifo (1)
目录 [*]fifo的基本原理 [*]基于计数器的同步fifo实现(1) [*]基于计数器的同步fifo实现(2) [*]基于高位扩展法的fifo实现 fifo的基本原理 FIFO(first in first ...
0
756
0
颓哀
等精度频率计的设计与验证
文章摘要：借助于QuartusII PLL_IP核产生一个任意频率被测时钟信号，设计一个等精度测量模块，通过其处理后，再数码管上显示出六位的测量频率数值，验证测量的准 ...
0
545
0
榕闹
verilog 中实现 sram 代码
0
734
0
染罕习
valid/ready握手机制及verilog代码
目录 [*]valid/ready握手协议 [*]valid/ready状态机 [*]verilog实现代码 [*]波形文件 valid/ready握手协议 在两个模块之间传输数据时候，可以使用valid/ready ...
0
530
0
官厌
一个问题：六位八段数码管（Verilog）
【基本信息】 需求：verilog程序，显示任意六位字符或数值，包含点号，且能够按需点亮位数。（学习篇） 芯片型号：cyclone Ⅳ EP4CE10F17C8 数码管属性：六位、 ...
0
57
0
怃膝镁
串口收发UART（Verilog HDL）
0
417
0
玻倌瞽
verilog实现格雷码和二进制码的相互转换
目录 [*]格雷码的介绍 [*]二进制码转化为格雷码 [*]格雷码转化为二进制码 [*]verilog实现代码 格雷码的介绍 在一组数的编码中，若任意两个相邻的代码只有一位 ...
0
626
0
柴古香
QuartusII调用 PLL_IP核方法（Mega Wizard）
0
577
0
舒娅友
FPGA时序约束基础
一、时序约束的目的 由于实际信号在FPGA内部期间传输时，由于触发器等逻辑期间并非理想期间，因此不可避免地存在传输延时，这种延迟在高速工作频率、高逻辑级数 ...
0
168
0
骛扼铮
Flash驱动控制--芯片擦除（SPI协议）
0
1047
0
阕阵闲
微信扫一扫