登录/ 注册
 找回密码
 立即注册
关闭

CSDN热搜

豆瓜网 精品问答 技术交流 资源下载
DP学习总结
0
618
0
邹语彤
scala函数式编程
0
171
0
拼潦
【转载】Verilog对数据进行四舍五入（round）与饱和（saturation）截位
Verilog对数据进行四舍五入（round）与饱和（saturation）截位 https://www.cnblogs.com/liujinggang/p/10549095.html 一、软件平台与硬件平台 软件平台：    ...
0
203
0
韩素欣
FPGA驱动adc128s052的几个问题
FPGA驱动adc128s052的若干细节问题 usbblaster最好是直接与电脑USB口连接, 使用拓展坞会出现奇怪驱动问题. adc数据手册说明 附上adc128s052时序手册 ADC芯片c ...
0
754
0
吁寂
通过matlab代码将任意图片生成coe/mif文件
0
532
0
汝雨竹
基于CPLD/FPGA的呼吸灯效果实现（附全部verilog源码）
0
971
0
毡轩
CW信号的正交解调
1.CW信号   CW可以叫做等幅电报，它通过电键控制发信机产生短信号"."（点）和长信号"--"（划），并利用其不同组合表示不同的字符，从而组成单词和句子。   ...
0
619
0
啤愿
使用verilog生成各种CRC校验码
一、功能介绍 在FPGA进行各种接口通信时，经常会出现对方发来的数据带有CRC校验码，如CRC5、CRC8、CRC16、CRC32等，为了适应不同的情况，我们使用Verilog实现了 ...
0
812
0
咳镘袁
FPGA内部资源（一）DSP48E1
0
605
0
樊涵菡
搭建verilog/systemverilog学习环境
0
747
0
忙贬
用verilog/systemverilog 设计fifo (2)
目录 [*]异步fifo实现中要解决的问题 [*]信号同步到那个时钟域 [*]读写指针转化为格雷码 [*]格雷码表示的读写地址如何判断空满？ [*]异步fifo verilog代码 ...
0
760
0
阙忆然
Scala基本语法
0
185
0
酝垓
PM的正交解调法
0
928
0
讹过畔
FPGA对EEPROM驱动控制（I2C协议）
0
552
0
叶芷雁
FM的正交解调法
0
251
0
忿媚饱
Scala集合
集合 scala中的集合分为两种 ,可变集合和不可变集合, 不可变集合可以安全的并发的访问! 集合的类主要在一下两个包中 [*]可变集合包 scala.collection.mutab ...
0
500
0
恙髡
Scala高阶语法
0
330
0
辉伫
scala异常和IO
0
338
0
馑妣窟
IDocList/IDocDict JSON for Delphi and FPC
IDocList/IDocDict JSON for Delphi and FPC 【英文原文】 多年来，我们的开源 mORMot 框架提供了多种方法来处理在运行时定义的数组/对象文档的任意组合，例如 ...
0
785
0
兜蛇
Scala语法篇
0
381
0
强怀梅
微信扫一扫